PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-100991

(43)Date of publication of application: 04.04.2003

(51)Int.Cl.

H01L 27/10 H01L 45/00

(21)Application number: 2001-286998

(71)Applicant : RICOH CO LTD

(22)Date of filing:


20.09.2001

(72)Inventor: MIURA HIROSHI

(54) PHASE CHANGE TYPE NONVOLATILE MEMORY CELL, MEMORY ARRAY USING PHASE CHANGE TYPE NONVOLATILE MEMORY CELL AND METHOD FOR RECORDING INFORMATION IN PHASE CHANGE TYPE NONVOLATILE MEMORY CELL

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a phase change type nonvolatile memory cell capable of recording/erasing at a high speed, and to provide a memory array using the phase change type nonvolatile memory cell and a method for recording information in the phase change type nonvolatile memory cell. SOLUTION: The phase change type nonvolatile memory cell comprises a phase change recording layer containing a phase change material represented by an A(z)M(d)L(e) Sb(x)Te(y) of a composition formula, (wherein z+d+e+x+y=100 atomic %, 0<z, x, y<100 atomic %, 0 \leq d<100 atomic %, and $0 \le e < 100$ atomic %). The memory cells are connected to transistors to form a memory array. Further, electrical signals in which recording and erasing pulse widths are equalized, are applied to the memory cell.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-100991 (P2003-100991A)

(43)公開日 平成15年4月4日(2003.4.4)

(51) Int.Cl.⁷ H 0 1 L 27/10

識別記号

FΙ

テーマコード(参考)

27/10 4 5 1 45/00 H01L 27/10 45/00 451 5F083

0 .

審査請求 未請求 請求項の数3 〇L (全 6 頁)

(21)出願番号

特願2001-286998(P2001-286998)

(22)出願日

平成13年9月20日(2001.9.20)

(71)出額人 000006747

株式会社リコー

東京都大田区中馬込1丁目3番6号

(72)発明者 三浦 博

東京都大田区中馬込1丁目3番6号 株式

会社リコー内

Fターム(参考) 5F083 FZ10 GA01 HA02 JA31 JA36

JA37 JA39 JA40 JA60 MA06


(54) 【発明の名称】

相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相 変化型不揮発性メモリ素子の情報記録方法

(57)【要約】

【課題】 高速記録・消去が可能な相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法を提供する。

【解決手段】 相変化型不揮発性メモリ素子の相変化記録層として組成式がA(z)M(d)L(e)Sb(x)Te(y)(式中、<math>z+d+e+x+y=100原子%、 $0 \le d < 100$ 原子%、 $0 \le e < 100$ 原子%、 $0 \le e < 100$ 原子%)で表される相変化材料を用いる。また前記相変化型不揮発性メモリ素子とトランジスターを接続してメモリーアレー化する。さらに相変化型不揮発性メモリ素子に対して記録と消去のパルス幅を等しくした電気信号を印加する。



【特許請求の範囲】

【請求項1】 素子構成層として少なくとも組成式がA(z) M(d) L(e) S b(x) T e(y)(式中、z+d+e+x+y=100原子%、0 < z、x、y < 100原子%、 $0 \le d < 100$ 原子%、 $0 \le e < 100$ 原子%)で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子であって、前記A、MおよびLは、それぞれB、Al、Si、Ga、Ge、Ag、InあるいはBiの元素群から選ばれる少なくとも一つの元素であり、SbとTeとの組成比(x/y)が、 $x/y \ge 1$ であることを特徴とする相変化型不揮発性メモリ素子。

【請求項2】 相変化型不揮発性メモリ素子がマトリクス状に配置され、かつ該相変化型不揮発性メモリ素子の端部がトランジスタもしくはダイオードからなる半導体素子に接続されているメモリアレーにおいて、前記相変化型不揮発性メモリ素子は、素子構成層として少なくとも組成式が $A(z)M(d)L(e)Sb(x)Te(y)(式中、z+d+e+x+y=100原子%、0<math>\leq$ e<100原子%、0 \leq d<100原子%、0 \leq e<100原子%、0 \leq d<100原子%、0 \leq e<100原子%)で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子であって、前記A、MおよびBは、それぞれB、B1、B1、B2、B3、B3、B4、B3、B4、B3、B5 、B5 、B5 、B6 、B7 、B8 、B8 、B9 、

【請求項3】 相変化型不揮発性メモリ素子に電気信号 を印加して情報を記録・消去する情報記録方法におい て、前記相変化型不揮発性メモリ素子は、素子構成層と して少なくとも組成式がA(z)M(d)L(e)Sb (x) Te (y) ($\div x + d + e + x + y = 1.00$ 原子%、0<z、x、y<100原子%、0≦d<10 0原子%、0≦e<100原子%)で表される化合物も しくは混合物からなる相変化材料を相変化記録層として 有する相変化型不揮発性メモリ素子であって、前記A、 MおよびLは、それぞれB、Al、Si、Ga、Ge、 Ag、InあるいはBiの元素群から選ばれる少なくと も一つの元素であり、Sb E Te E の組成比 (x/y)が、 x / y ≥ 1 であり、かつ相変化型不揮発性メモリ素 子に対して電気信号を印加し情報を記録・消去するに際 して、記録と消去のパルス幅を等しくすることを特徴と する情報記録方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は相変化型不揮発性固体メモリ素子(相変化型不揮発性メモリ素子)に関し、さらに該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法に関する。

[0002]

【従来の技術】コンピュータの論理処理装置(CPU 等)や各種電子機器に用いられるメモリは、性能を髙め るために高速スイッチング特性が要求されている。この ような状況から、DRAMやフラッシュメモリなどの置 き換えを狙った高速の新規不揮発性メモリとして相変化 型メモリが研究され、例えば特表平11-51415 0、特表2001-502848に開示されている。こ の不揮発性メモリ用の材料として、GeSbTe系の構 成元素からなる化合物が相変化型材料(相変化材料)と して用いられており、相変化材料の結晶-アモルファス 間での状態変化に基づく電気抵抗差を利用して情報が記 録される。開示されている技術(米〇vonyx社提 案)によれば、一つのメモリセルは、GeSbTe系構 成元素からなる相変化型メモリ材料と抵抗およびスイッ チングトランジスタが直列接続された構成となってお り、メモリセルはマトリクス状にレイアウトされてい る。このメモリセルを構成する相変化材料をパルス電流 により、結晶-アモルファス間での相状態を変化、制御 して情報が記録される。ここで用いられているメモリ材 料の構成元素組成としては、例えばGe (22) Sb (22) Te (56) を主体としたものが開示されてい る。すなわち、メモリ材料である化合物の組成式をGe (z) Sb(x) Te(y) とすると、SbとTeとの 組成比(x/y)は、x/y<1の化合物が用いられてい る。上記組成の化合物をメモリ材料として用いた場合、 高速アクセス性、高密度の安定性メモリアレイが得られ るなどの改善がなされる。しかし、メモリのスイッチン グ速度は必ずしも十分でなく、さらに記録速度の改善が 望まれる。

[0003]

【発明が解決しようとする課題】本発明は、上記のような問題点に鑑みなされたもので、その目的は高速記録・ 消去が可能な相変化材料を相変化記録層として有する相 変化型不揮発性メモリ素子を提供することにあり、さら に別の目的は、該相変化型不揮発性メモリ素子を用いた メモリアレーおよび該相変化型不揮発性メモリ素子の情 報記録方法を提供することにある。

[0004]

が、 $x/y \ge 1$ であることを特徴とする相変化型不揮発性メモリ素子である。

【0005】請求項1の組成式で表される化合物もしくは混合物は、相変化材料であり、加熱によって高速度で結晶ーアモルファス間の相変化を起すことができるため、この相状態変化に伴う電気的物性(電気抵抗)の違いを利用することにより、高速記録・消去が可能な相変化記録層が形成でき、スイッチング速度の速い相変化型不揮発性メモリ素子が提供される。

【0006】請求項2の発明は、相変化型不揮発性メモ リ素子がマトリクス状に配置され、かつ該相変化型不揮 発性メモリ素子の端部がトランジスタもしくはダイオー ドからなる半導体素子に接続されているメモリアレーに おいて、前記相変化型不揮発性メモリ素子は、素子構成 層として少なくとも組成式がA (z) M (d) L (e) Sb(x) Te(y) (式中、z+d+e+x+y=100原子%、0< z、x、y<100原子%、0≤d< 100原子%、0≦e<100原子%) で表される化合 物もしくは混合物からなる相変化材料を相変化記録層と して有する相変化型不揮発性メモリ素子であって、前記 A、MおよびLは、それぞれB、Al、Si、Ga、G e、Ag、InあるいはBiの元素群から選ばれる少な くとも一つの元素であり、SbとTeとの組成比(x/ y) が、x/y≥1であることを特徴とするメモリアレ ーである。

【0007】高速記録・消去が可能な相変化記録層を有するため、前記相変化型不揮発性メモリ素子の端部をトランジスタもしくはダイオードからなる半導体素子に接続したメモリアレー構成とすることにより、スイッチング速度の速いメモリアレーが提供される。

【0008】請求項3の発明は、相変化型不揮発性メモ リ素子に電気信号を印加して情報を記録・消去する情報 記録方法において、前記相変化型不揮発性メモリ素子 は、素子構成層中として少なくとも組成式がA(2)M (d) L (e) Sb (x) Te (y) (式中、z+d+ e + x + y = 100 原子%、0 < z、x、y < 100 原 子%、0≤d<100原子%、0≤e<100原子%) で表される化合物もしくは混合物からなる相変化材料を 相変化記録層として有する相変化型不揮発性メモリ素子 であって、前記A、MおよびLは、それぞれB、Al、 Si、Ga、Ge、Ag、InあるいはBiの元素群か ら選ばれる少なくとも一つの元素であり、SbとTeと の組成比(x/y)が、x/y≥1であり、かつ相変化 型不揮発性メモリ素子に対して電気信号を印加し情報を 記録・消去するに際して、記録と消去のパルス幅を等し くすることを特徴とする情報記録方法である。

【0009】相変化型不揮発性メモリ素子のスイッチング速度が速いため、メモリ素子に対する電気信号の印加時に、記録と消去のパルス幅を等しくすることにより高速記録・消去が可能となる情報記録方法が提供される。

[0010]

【発明の実施の形態】以下、本発明をさらに詳細に説明する。ただし、本発明はなんら実施の形態に限定されるものではない。請求項1の発明は、素子構成層として少なくとも組成式がA(z)M(d)L(e)Sb(x)Te(y)(式中、z+d+e+x+y=100原子%、 $0 \le d < 100$ 原子%、 $0 \le e < 100$ 原子%、 $0 \le d < 100$ 原子%、 $0 \le e < 100$ 原子%)で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子であって、前記A、MおよびLは、それぞれB、A1、Si、Ga、Ge 、Ag、InあるいはBiの元素群から選ばれる少なくとも一つの元素であり、SbとTeとの組成比(x/y)が、x/ $y \ge 1$ であることを特徴とする相変化型不揮発性メモリ素子に関する。

【0012】式中、A、MおよびLはそれぞれ、B、A 1、Si、Ga、Ge、Ag、InあるいはBiの元素 群から選ばれる少なくとも一つの元素である。相変化型 不揮発性メモリ素子に用いられる化合物もしくは混合物 からなる相変化材料の構成元素としては、BSbTe、 AlSbTe, GeAlSbTe, SiSbTe, Ga. SbTe, GeGaSbTe, AgSbTe, AgIn SbTe, GeAgInSbTe, InSbTe, Ge InSbTe、BiSbTe、GeBiSbTeが例示 される。これらの化合物もしくは混合物の好ましい組成 としては、B(3~7原子%)Sb(55~70原子 %) Te(23~42原子%)、Si(3~7) Sb $(55\sim70)$ Te $(23\sim42)$, Ga $(3\sim7)$ S b $(55\sim70)$ Te $(23\sim42)$, Ge $(1\sim5)$ Ga $(5\sim9)$ Sb $(55\sim70)$ Te $(16\sim3)$ 9) $Ag (1\sim5) In (5\sim9) Sb (55\sim7)$ 0) Te $(16\sim39)$, Ge $(1\sim5)$ Ag $(1\sim$ 5) In $(3\sim7)$ Sb $(55\sim70)$ Te $(13\sim4)$ 0) $Ge (1\sim5)$ In $(5\sim9)$ Sb $(55\sim7)$ O) Te(16~39) が挙げられる。

【0013】本発明の相変化材料、例えばAg(4) I

n (7) Sb (61) Te (28) と、従来の相変化型のメモリ材料であるGe (22) Sb (22) Te (56)をレーザービームで加熱し、相変化に伴う光学特性(反射光強度)の時間変化をフォトダイオードで検出して結晶化時間を求め、比較した結果を表1に示す。表1ではレーザービーム照射による加熱でアモルファス相が結晶相に転移する時間(結晶化時間)を相対値で示して

いる。すなわち Ge''(22) Sb(22) Te(56) の結晶化時間を1とすると、Ag(4) In(7) Sb(61) Te(28) は0.005 である。このように本発明に用いる相変化材料によって、結晶化時間が短縮でき高速の相変化型メモリが実現できる。

[0014]

【表1】

相変化材料	結晶化時間(a. u.)
Ge(22)Sb(22)Te(56)	1
Ag(4)In(7)Sb(61)Te(28)	0. 005

【0015】本発明の相変化材料を相変化記録層として 有する相変化型不揮発性メモリ素子の構成断面図の一例 を図1に示す。図1において、101は基板を示し、S i基板、SOI (Silicon on Insula tor) 基板などを用いることができる。また基板10 1にはメモリを選択するためのトランジスタや素子分離 のためのダイオードが形成されている。102はメモリ を選択するためのMOSトランジスタを示している。こ のMOSトランジスタは、ドレイン領域111、ソース 領域112およびゲート113から構成されている。1 03は絶縁層であり基板101と下記に示す下部電極1 04を分離する。絶縁層103を形成する材料として は、SiO₂、SiN、SiON、Al₂O₃などを単独 もしくは混合物として用いることができる。104は下 部電極を示し、Al、AlTi、AlSi、AlSiC u、Cu、CuTi、Ag、AgPdなどの金属材料を 用いて形成される。105はバリア層を示す。バリア層 105は下部電極104と相変化材料からなる相変化記 録層107の相互拡散を抑制するために設ける。バリア 層105としては、TiN、TiW、TiCなどのTi 化合物を用いることができる。106は素子分離の絶縁 層である。絶縁層106を形成する材料としては、Si O₂、SiN、SiON、Al₂O₃などを単独もしくは 混合物として用いることができる。107は相変化記録 層を示し、本発明の前記相変化材料を用いることができ る。108は絶縁層であり、絶縁層106と同様の材料 を用いることができる。109はバリア層である。バリ ア層109は上部電極110と相変化記録層107の相 互拡散を抑制するために設けられ、105と同様の材料 を用いることができる。110は上部電極を示し、下部 電極104と同様の材料を用いることができる。このよ うな構成の相変化型不揮発性メモリ素子とすることによ り高速記録・消去が可能なメモリ素子が実現できる。

【0016】請求項2の発明は、相変化型不揮発性メモリ素子がマトリクス状に配置され、かつ該相変化型不揮発性メモリ素子の端部がトランジスタもしくはダイオードからなる半導体素子に接続されているメモリアレーに

【0017】請求項2に記載するメモリアレーの一例を図2の接続回路図に示す。図において、102はMOSランジスタ、107は相変化記録層を示している。相変化記録層107は図1に示すトランジスタのドレイン領域111に下部電極104を介して直列に接続されている。203はビット線でありトランジスタのソース領域112に接続されている。204は選択線であり、トランジスタのゲート113に接続されている。205はプログラムパルス供給線であり、図1に示す上部電極110を介して相変化記録層107に接続され、書き込み・消去、読み出しに応じたパルスをメモリ素子に供給する。このようなメモリアレーとすることにより、高速記録・消去のできるスイッチング速度の速いデバイスの実現が可能となる。

【0018】請求項3の発明は、相変化型不揮発性メモリ素子に電気信号を印加して情報を記録・消去する情報記録方法において、前記相変化型不揮発性メモリ素子は、素子構成層として少なくとも組成式がA(z) M(d) L(e) Sb(x) Te(y) (式中、z+d+e+x+y=100原子%、 $0 \le e < 100$ 原子%)で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子であって、前記A、MおよびLは、それぞれB、Al、Si、Ga、Ge、Ag、InあるいはBiの元素群か

ら選ばれる少なくとも一つの元素であり、SbとTeとの組成比(x / y)が、x / y ≥ 1 であり、かつ相変化型不揮発性メモリ素子に対して電気信号を印加し情報を記録・消去するに際して、記録と消去のパルス幅を等しくすることを特徴とする情報記録方法に関する。

【0019】請求項3に記載する情報記録方法の一例と して、本発明の相変化型不揮発性メモリ素子に対する情 報の記録および消去における、電気信号の印加時のプロ グラムパルスの模式図を図3に示す。図3において、図 1に示す相変化記録層107の記録状態が結晶相であ り、未記録状態がアモルファス相に相当し、3011は 記録パルス、3012は消去パルスを示す。本発明にお いては、相変化記録層の記録速度が速いため、記録のパ ルス幅(Tw)および消去のパルス幅(Te)を等しく することができる(Tw=Te)。記録(結晶化)の際 は電流値をIw(記録電流)レベルとし、消去(アモル ファス化)の際は電流値を I e (消去電流) レベルとす る。記録・消去の電流レベルの比Iw/Ieは0.3~ 0. 8の範囲、好ましくは0. 4~0. 7の範囲に設定 する。このような記録および消去のパルス幅を等しくす る情報記録方法によって高速の記録・消去の実現が可能 となる

[0020]

【実施例】(相変化型不揮発性メモリ素子の製作)組成 式Ag(4) In(7) Sb(61) Te(28) で表 される相変化材料を用い、図4に示す素子構成で相変化 記録層を形成した相変化型不揮発性メモリ素子を作製し た。図4において、基板1101はSi基板である。M OSトランジスタ1102は、一般的な構造のため詳細 は省略する。コンタクトホール1031は、CVD法に より、W(タングステン)薄膜を成膜し、エッチバック 法でホール以外の部分を除去することによりWプラグで 埋め込んで形成した。Wプラグ形成後、DCスパッタリ ング法により、下部電極1104としてAlTi薄膜 を、バリア層1105としてTiN薄膜を順次成膜す る。次に、フォトリソグラフィー、ドライエッチング法 を使ってA1Ti薄膜とTiN薄膜を一緒に加工し配線 形状とする。次いで、CVD法により絶縁層1106であ るSiO₂を成膜し、フォトリソグラフィー、ドライエ ッチングの手法を使ってスルーホール1061を形成す る。次に、DCスパッタ法により相変化記録層1107 としてAg (4) In (7) Sb (61) Te (28) からなる薄膜を成膜し、フォトリソグラフィー、ドライ エッチングの手法を使って配線形状に加工する。次に、 CVD法を使って絶縁層1108としてSiO2を成膜 し、フォトリソグラフィー、ドライエッチングの手法を 使ってスルーホール1081を形成する。最後に、DC スパッタリング法を使って、バリア層1109としてT i Nを、上部電極1110としてAITiを順次成膜 し、フォトリソグラフィー、ドライエッチング法を使っ

て配線形状に加工する。203、204、205は図2に示す接続回路図の付番に対応し、203はビット線、204は選択線であり、205はプログラムパルス供給線を示す。なお比較例として、上記相変化記録層1107としてGe(22)Sb(22)Te(56)からなる相変化材料を用いて形成したほかは上記と同じ素子構成にして、従来型の相変化型不揮発性メモリ素子を作製した。

【0021】 (相変化型不揮発性メモリ素子の評価) 上 記で作製した実施例と比較例の相変化型不揮発性メモリ 素子を用いて、情報記録・消去特性の評価を行った。本 発明の相変化型不揮発性メモリ素子の記録パルス (] w)および消去パルス (Ie) は図3に、また比較例の 記録パルス(Iw)および消去パルス(Ie)は図5に 示すように、それぞれのメモリ素子の記録・消去が満た される電気信号印加条件に制御したプログラムパルスで 印加した。この場合、結晶化が情報の記録状態に対応し ている。図5中、3021は記録パルス、3022は消 去パルスを示す。、図5に示すように、従来の相変化材 料を相変化記録層とした場合には、相変化記録層の結晶 化に時間がかかるためにTwが長く、記録 (結晶化) の パルス幅を消去(アモルファス化)よりも大きくする (Te<Tw) 必要があり、これによって記録速度が遅 くなるため、デバイスのスイッチング速度が制約されて いる。これに対して、本発明の相変化化合物を用いた場 合には、相変化記録層の記録・消去のパルスが同じであ るため、メモリ素子の記録速度は速く、上記比較例のメ モリ素子に較べて、記録速度はおよそ200倍高速とす ることができる。

[0022]

【発明の効果】本発明の相変化材料を相変化型不揮発性メモリ素子の記録層とすることによって、記録時間(結晶化時間)を従来の1/200に短縮できる。これによって、記録層の記録時における電流印加時間(パルス幅(Tw))および消去時における電流印加時間(パルス幅((Te))を同じ(Tw=Te)にすることが可能となり、デバイスのスイッチング速度の高速化が図れる。また、本発明の相変化型不揮発性メモリ素子をマトリクス状に配置し、メモリ素子の端部をトランジスタもしくはダイオードからなる半導体素子に接続したメモリアレーとすることによって、高速動作が可能な相変化型メモリデバイスが実現できる。

【図面の簡単な説明】

【図1】本発明の相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子の一例を示す構成断面図である。

【図2】本発明の相変化型不揮発性メモリ素子がトランジスタまたはダイオードからなる半導体素子に接続されているメモリアレーの一例を示す接続回路図である。

【図3】本発明の相変化型不揮発性メモリ素子に対する

情報の記録および消去における電気信号印加のプログラムパルスを示す模式図である。

【図4】実施例で製作した本発明の相変化材料を相変化 記録層として有する相変化型不揮発性メモリ素子の一例 を示す構成断面図である

【図5】比較例で製作した相変化型不揮発性メモリ素子に対する情報の記録および消去における電気信号印加のプログラムパルスを示す模式図である。

【符号の説明】

- 101 基板
- 102 MOSトランジスタ
- 103 絶縁層
- 104 下部電極
- 105 バリア層
- 106 絶縁層
- 107 相変化記録層
- 108 絶縁層
- 109 バリア層
- 110 上部電極
- 111 ドレイン領域
- 112 ソース領域
- 113 ゲート
- 203 ビット線

- 204 選択線
- 205 プログラムパルス供給線
- 1031 コンタクトホール
- 1061 スルーホール
- 1081 スルーホール
- 1101 基板 (Si)
- 1102 MOSトランジスタ
- 1103 絶縁層 (SiO₂)
- 1104 下部電極 (AlTi)
- 1105 バリア層 (TiN)
- 1106 絶縁層 (SiO2)
- 1107 相変化記録層 (AgInSbTe)
- 1108 絶縁層 (SiO2)
- 1109 バリア層 (TiN)
- 1110 上部電極 (AlTi)
- 1111 ドレイン領域
- 1112 ソース領域
- 1113 ゲート
- 3011 記録パルス
- 3012 消去パルス
- 3021 記録パルス
- 3022 消去パルス

